搜索PHY——內部接口協議【轉發】
2017-07-27 by:CAE仿真在線 來源:互聯網
上周我們把MAC到PHY、PHY到PHY這兩個子層之間的通信框架拎出來,把它們放在一個框圖下,如下圖所示:
圖1 MAC與PHY框架
今天來講講這個PHY的內部、及其內部各個模塊間的接口協議。PHY它包含了多個功能模塊,功能模塊的多少會因需要的不同而有所增減,比如:
只有10GBase-R、40GBase-R、100GBase-R的PCS需要FEC;
40GBase-R的PCS需要2個PMA、100GBase-R的PCS需要3個PMA;
只有≥1Gbps以上的背板應用場景才會用到AN。
1功能模塊介紹
我們知道PHY在OSI(開放式系統互連)參考模型下,屬于物理層,PHY由多個模塊組成,各個功能模塊的作用如下:
-
PLS:PhysicalSublayer Signaling,對MAC給的信息進行傳遞,只在1Mb/s、10Mb/s的應用場景才出現;
-
PCS:Physical Coding Sublayer,對MAC給的信息進行編碼,應用于≥100 Mb/s的應用場景,比如完成8B/10B、64B/66B、256B/257B編碼;
-
FEC:Forward Error Correction,前向糾錯,與10GBase-R、40GBase-R的PCS 搭配;
-
RS-FEC:Reed-Solomon前向糾錯,比單純的FEC糾錯能力更強,與100GBase-R的PCS 搭配,采用256B/257B編碼;
-
PMA:Physical Medium Attachment,
-
PMD:Physical Medium Dependent,
-
AN: Auto-Negotiation Function,自動協商,使背板兩側的Device能夠互換信息以發揮出彼此最大的優勢;
2
模塊間的接口
-
PLS與PMA間的接口,稱之為AUI(Attachment Unit Interface);
-
PCS與FEC間的接口,稱之為XSBI:10Gigabit Sixteen Bit Interface;
-
PMA與PMA間的接口,可以是chip to chip,也可以是chip to module,有兩種:
XLAUI:40 Gigabit Attachment Unit Interface,4條lane,每條lane的數率是10.3125Gbps;
CAUI:100 Gigabit Attachment Unit Interface,10條lane,每條lane的數率是10.31250Gbps;
-
PMA與PMD間的接口,稱之為nPPI(Parallel Physcial Interface)。
nPPI特定出現在PMD所接的媒介是光纖的情況下,比如40GBase-SR4、100GBase-SR10、40GBase-LR4協議。也就是說這種情況下的PMD是光模塊,nPPI就必然是一種chip to module間的接口,這也是IEEE802.3標準與OIF_CEI標準兼容的地方之一。nPPI按照通道數量的不同分成兩種。
-
XLPPI:40 Gigabit Parallel Physcial Interface,4條lane,每條lane的數率是10.3125Gbps;
-
CPPI:100Gigabit Parallel Physcial Interface,10條lane,每條lane的數率是10.3125Gbps;
3
接口協議對通
我們了解了這么多PHY內部的接口,對于很多人,最關心的還是產品設計該怎么做?不同接口的通道(channel)衰減多少能滿足要求?下面就用簡單粗暴地方式來一一列舉,都是干貨啊!開始劃重點了!
1) PLS與PMA間的AUI接口
2) PCS與FEC間的XSBI接口
對通道沒有給出無源的要求,但對接收端的信號質量和時序有要求,測試工程師應該喜歡這張標準定義方式。
3) PMA與PMA間的XLAUI、 CAUI接口
-
如果是用于chip to chip的場景,則對channel的要求如下所示:
-
如果是用于chip to module的場景,則channel分為host、connector、module三部分,如下圖所示:
下面是對host插損的詳細要求:
下面是對Module插損的詳細要求:
4) PMA與PMD間的nPPI(XLPPI、CPPI) 接口
下面是對host部分的詳細要求:
用插損、回損的表達方式對通道做要求,一部分工程師對于此感覺依然是云里霧里,看著這些所謂的dB完全不理解,那么下面還一種更為大家熟悉的方式:眼圖,這也是在產品測試階段最直觀的標準。對于XLAUI、CAUI、nPPI接口眼圖標準如下所示:
PHY子層內部接口今天就介紹到此,下周我們開始講講兩個PHY之間的傳輸協議,通過背板、光纖傳輸的10G、25G信號有什么要求,比如10GBase-KR、100GBase-KR4等協議。
MAC需與其上層溝通,還需與其下層PHY溝通,其中MAC與上層溝通會完成以下兩個任務:
問題來了
大家對今天講到的PHY內部接口,在設計時有什么疑問、心得、好的經驗?
本文轉自公眾號高速先生 劉麗娟 | 文
相關標簽搜索：PHY——內部接口協議【轉發】 EDA培訓 EDA分析在線視頻教程 Cadence Allegro PSPICE OrCAD PCAD Protel Mentor Graphics Synopsys培訓課程 Fluent、CFX流體分析 HFSS電磁分析
